SK하이닉스, 반도체 학술대회서 D램 미래 기술 로드맵 발표

IEEE VLSI 심포지엄 2025 참가
일본서 8~12일 개최
차선용 CTO 직접 기조연설

▲IEEE VLSI 2025에서 진행하는 SK하이닉스 차선용 미래기술연구원장의 기조연설 (사진-SK하이닉스 뉴스룸)

SK하이닉스가 ‘IEEE VLSI 심포지엄 2025’에서 향후 회사의 30년을 이끌 차세대 D램 기술 로드맵을 공식 발표하며 지속 가능한 혁신 방향성을 제시했다.

IEEE VLSI 심포지엄은 반도체 회로와 공정 기술 분야에서 세계 최고 권위를 인정받는 학술대회로 매년 미국과 일본에서 번갈아 개최된다. 올해는 8~12일(현지시간) 일본 교토에서 개최된다.

10일 SK하이닉스에 따르면 차선용 미래기술연구원장(CTO)은 10일 행사 3일차 기조연설에서 ‘지속가능한 미래를 위한 D램 기술의 혁신 주도’를 주제로 발표를 진행했다.

차 CTO는 “현재의 테크 플랫폼을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “이를 극복하기 위해 10nm(나노미터·1nm=10억분의 1m) 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 4F² VG 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다”고 밝혔다.

▲SK하이닉스 차선용 미래기술연구원장(CTO) (사진-SK하이닉스 뉴스룸)

4F² VG 플랫폼은 D램의 셀 면적을 최소화하고 수직 게이트 구조를 통해 고집적, 고속, 저전력 D램 구현을 가능하게 하는 차세대 메모리 기술이다.

현재는 6F² 셀이 일반적이지만, 4F² 셀과 함께 회로부를 셀 영역 아래로 배치하는 웨이퍼 본딩 기술을 적용하면 셀 효율은 물론 전기적 특성까지 개선되는 효과를 기대할 수 있다.

차 CTO는 4F² VG와 함께 3D D램도 차세대 D램 기술의 핵심 축으로 제시했다. 업계에는 이 기술의 제조 비용이 적층 수에 비례해 증가할 수 있다는 관측이 있지만 회사는 기술 혁신으로 이를 극복하고 경쟁력을 확보하겠다는 방침이다.

구조적 혁신을 넘어 핵심 소재와 D램 구성 요소 전반에 대한 기술 고도화를 추진해 새로운 성장 동력을 확보하고 이를 통해 향후 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 계획도 전했다.

차 CTO는 “2010년 전후만 하더라도 D램 기술은 20나노가 한계라는 전망이 많았으나 지속적인 기술 혁신을 통해 현재에 이르게 됐다”며 “앞으로 D램 기술 개발에 참여할 젊은 엔지니어들의 이정표가 될 중장기 기술 혁신 비전을 제시하고 업계와 함께 협력해 D램의 미래를 현실로 만들어 가겠다”고 밝혔다.

행사 마지막 날인 12일에는 박주동 부사장(차세대D램 TF 담당)이 발표자로 나선다. 이 자리에서 VG와 웨이퍼 본딩 기술을 적용해 D램의 전기적 특성을 확인한 최신 연구 결과도 공개할 예정이다.