HBM4부터 HBM5까지…삼성, 파운드리로 AI 메모리 경쟁력 키운다

삼성전자 구자흠 부사장 뉴스룸 인터뷰
HBM4 베이스 다이에 4나노 공정 적용
차세대 HBM5는 2나노 추진
메모리·파운드리·패키징 턴키 강점

▲삼성전자 파운드리사업부 기술개발실장 구자흠 부사장 (사진=삼성전자 뉴스룸)

AI 확산으로 고성능 AI 반도체 수요가 급증하면서 HBM(고대역폭메모리) 경쟁도 한층 치열해지고 있다. 삼성전자는 올해 2월 세계 최초로 HBM4를 양산한 데 이어 5월에는 HBM4E 12단 샘플을 출하하며 차세대 HBM 시장 선점에 속도를 내고 있다. HBM 성능을 결정하는 핵심 요소로는 코어 다이를 비롯해 그래픽처리장치(GPU)·중앙처리장치(CPU) 등 외부 프로세서와 HBM을 연결하는 '베이스 다이(Base Die)'의 중요성이 갈수록 커지고 있다.

구자흠 삼성전자 파운드리사업부 기술개발실장(부사장)은 27일 삼성전자 반도체 뉴스룸과의 인터뷰에서 "HBM4와 HBM4E의 베이스 다이에는 기존 메모리 공정 대신 삼성 파운드리 4나노 4세대 공정을 적용했다"며 "양산 3년차에 접어든 공정으로 성능과 수율이 충분히 검증된 기술"이라고 설명했다.

그는 "삼성 파운드리 4나노 공정은 설계 목적에 따라 면적과 성능을 최적화할 수 있는 다양한 옵션을 제공한다"며 "이를 기반으로 HBM4E 베이스 다이에는 고집적·고성능 소자를 적용해 14Gbps 이상의 동작 속도를 구현했고, 금속 배선 구조를 최적화해 전력 소모와 방열 성능도 개선했다"고 말했다.

삼성전자는 메모리와 파운드리, 패키징을 모두 수행할 수 있는 점도 차별화된 경쟁력으로 꼽았다. HBM은 메모리에서 코어 다이를, 파운드리에서 베이스 다이를 각각 제조한 뒤 패키징을 거쳐 완제품으로 만들어진다. 구 부사장은 "설계 단계부터 메모리와 파운드리, 패키징 조직이 함께 협업하기 때문에 속도와 전력, 발열, 수율을 최적화할 수 있다"며 "양산 기간을 단축할 수 있을 뿐 아니라 비용 경쟁력 측면에서도 유리하다"고 강조했다.

차세대 HBM5에는 한 단계 더 진화한 선단 공정이 적용될 전망이다. 구 부사장은 "HBM5는 HBM4E보다 동작 속도를 50% 이상 높여야 할 것으로 예상된다"며 "베이스 다이에는 '게이트-올-어라운드(GAA)' 구조 기반의 2나노 공정을 적용하고, 더 높은 집적도의 실리콘 관통전극(TSV) 기술을 구현해 성능과 전력 효율을 동시에 끌어올릴 계획"이라고 밝혔다.

▲HBM4E 제품 이미지 (사진=삼성전자 뉴스룸)

삼성전자는 HBM을 계기로 파운드리 사업 경쟁력도 한층 강화하고 있다는 설명이다. AI 반도체 시장 성장과 함께 선단 공정 수요가 확대되는 가운데, 삼성전자는 세계 최초 GAA 기반 3나노 양산에 이어 지난해 2나노 1세대 공정 양산을 시작했다. 올해 하반기에는 성능과 수율을 개선한 2나노 2세대 공정 기반 모바일 제품 양산도 예정돼 있다.

선단 공정 적용 분야도 모바일을 넘어 AI·고성능컴퓨팅(HPC), 자동차, 로보틱스 등으로 확대되고 있다. 지난해에는 테슬라의 2나노 전장 제품을 수주했고, 이를 계기로 AI·고성능컴퓨터(HPC)와 CSP(클라우드서비스사업자) 고객사 확보도 이어지고 있다는 설명이다. 또 HBM과 첨단 패키징을 결합한 원스톱 솔루션을 제공하는 한편 실리콘 포토닉스와 CPO(Co-Packaged Optics) 등 차세대 기술 개발도 병행하고 있다.

구 부사장은 "고객 수요가 모바일 중심에서 AI·HPC, 오토모티브, 로보틱스 등으로 빠르게 다변화하고 있다"며 "응용 분야별 특성에 맞는 공정 기술과 설계 인프라를 지속 강화해 다양한 고객 요구를 충족하는 최적의 공정 솔루션을 제공하겠다"고 말했다.