'기술 철옹성' 쌓는 SK하이닉스, 패키징·메모리 모두 3D에 집중 [ET의 칩스토리]

글로벌 기술 패권 경쟁 속 반도체의 가치는 ‘핵무기’와 동급으로 불립니다. 국가 안보 핵심 자산이자 국력과 직결된 전략 산업이죠. 첨단 반도체 기술의 지배력은 글로벌 기술 패권과 군사 안보의 핵심으로 통합니다. 미국과 중국이 자국의 반도체 산업을 전폭적으로 지원하는 배경으로도 꼽히죠. 이렇듯 중요한 반도체는 명실상부한 한국 대표 수출 산업입니다. 삼성전자와 SK하이닉스는 글로벌 간판 반도체 기업으로 기술 경쟁에서 뒤처지지 않기 위해 막대한 투자를 쏟아붓고 있습니다. 본지는 ‘ET의 칩스토리’ 코너를 통해 반도체 기술 트렌드와 업계 동향을 심층 분석하고, 시장의 흐름을 조명할 예정입니다. 빠르게 변화하는 반도체 시장의 핵심 이슈를 짚어보며, 독자 여러분께 유익한 인사이트를 제공해 드리겠습니다.

'ISES 코리아 2025'서 3D 패키징 현황 발표
하이브리드 본딩 중점 예상⋯HBM4E부터 적용
4F² D램 상용화 주력⋯이후 3D D램으로 확장

SK하이닉스가 차세대 메모리 기술 선점에 박차를 가하고 있다. 특히 칩의 집적도와 성능을 대폭 향상시킬 수 있는 ‘3D 패키징’과 ‘3D D램’ 등에 집중하는 모양새다. SK하이닉스는 현재 고대역폭메모리(HBM) 시장을 선도한 데 이어 차세대 기술도 조기 선점해 메모리 시장에서 입지를 넓히겠다는 포부다.

29일 업계에 따르면 이강욱 SK하이닉스 첨단패키징 개발담당 부사장은 다음 달 27일부터 이틀 간 경기수원컨벤셔센터에서 열리는 ‘글로벌 반도체 경영진 서밋(ISES) 코리아 2025’에서 ‘HBM 기술과 과제’라는 주제로 기조연설을 진행한다.

ISES는 국제반도체산업그룹(ISIG)이 주최하는 반도체 전문 국제포럼으로, 주요 글로벌 반도체 기업의 경영진이 연사로 참여해 첨단 반도체 산업의 주요 신기술과 미래 방향성을 논의하는 행사다. 올해 국내 행사는 ‘AI의 미래 실현:HBM, 고급 패키징 및 전력 반도체 혁신’을 주제로 진행된다.

이 부사장은 기조연설에서 자사의 3D 패키징 등 차세대 기술 및 현황을 소개할 예정이다.

3D 패키징은 여러 개의 칩(다이)을 위아래로 적층해 집적도를 높이고, 데이터 전송 속도와 전력 효율을 극대화하는 기술이다. 반도체 업계에서는 미세 공정의 기술적 한계를 극복하기 위해 로직 칩, 메모리 등 개별 반도체를 묶어 성능을 최적화하는 패키징 기술의 중요성이 커지고 있다. 현재 주목받고 있는 고대역폭메모리(HBM) 역시 3D 패키징을 활용한 대표적인 반도체다.

이 부사장은 특히 향후 게임체인저로 꼽히는 ‘하이브리드 본딩(Hybrid Bonding)’ 패키징 기술을 중점으로 발표할 것으로 보인다. 하이브리드 본딩은 칩과 칩 사이 연결 부위인 범프 없이 직접 접합시키는 기술이다. 범프가 없어서 불필요한 두께를 줄일 수 있어 고단 적층을 할 수 있다. 전기적 신호 손실도 줄일 수 있어 효율적이다. SK하이닉스는 내년 양산 예정인 HBM4E(7세대)부터 하이브리드 본딩 기술을 본격적으로 도입할 계획이다.

▲IEEE VLSI 2025에서 진행된 차선용 SK하이닉스 미래기술연구원장의 기조연설 (자료제공=SK하이닉스)

SK하이닉스는 패키징뿐만 아니라 D램 설계 자체에서도 혁신을 꾀하고 있다. 특히 3D D램에 집중하고 있다.

3D D램은 메모리의 기본 저장 단위인 셀(Cell)을 수직으로 적층해 3차원으로 확장한 새로운 D램 구조다. 기존 2차원(2D) 구조에서는 셀이 수평으로 배치했는데, 미세화를 하는데 점점 한계에 부딪혔다. 3D D램을 구현하면 집적도와 성능 모두 향상된다.

SK하이닉스는 먼저 중간 단계 급인 ‘4F² D램’을 상용화한 후 이를 바탕으로 단계적으로 3D D램을 구현하겠다는 계획이다. F²는 셀 하나가 차지하는 면적으로, 4F²란 한 개의 셀이 2Fx2F 면적을 차지한다는 의미다. 현재는 6F²가 일반적인데, 트렌지스터 구조를 수직으로 세워 4F² 형태로 만들면 효율은 물론 전기적 특성까지 개선되는 효과를 기대할 수 있다.

차선용 SK하이닉스 미래기술연구원장은 지난달 일본에서 열린 ‘IEEE VLSI 심포지엄 2025’에서 “현재의 테크 플랫폼을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “이를 극복하기 위해 10나노 이하에서 구조와 소재, 구성 요소의 혁신을 바탕으로 4F²와 3D D램 기술을 준비해 기술적 한계를 돌파하겠다”고 설명한 바 있다.

SK하이닉스 관계자는 2분기 실적 컨퍼런스콜에서 “(3D D램 기술이) 기존 약점을 극복하고 새로운 표준으로 자리잡을 수 있도록 기술 안정성 확보에 집중하고 있다”며 “기존 방식의 미세화도 적극적으로 진행하며 기술 리더십을 유지할 계획”이라고 말했다.