삼성전자, 세계 최초 최소칩 신화 이어간다

▲'1y나노 공정기반 8Gb DDR4 D램' 제품 사진. (사진제공=삼성전자)

삼성전자가 세계 최초로 최소 ‘10나노급 2세대(1y나노) D램’을 양산한다. 삼성전자는 지난달부터 세계 최소 칩사이즈인 ‘10나노급 8Gb DDR4’ D램을 양산하고 있다고 20일 밝혔다.

삼성전자는 올해 3분기 반도체에서만 10조 원에 가까운 영업이익을 기록했다. 특히 10나노급 D램을 적용한 64GB 이상 고용량 서버 D램과 LPDDR4X 등의 차별화된 제품 판매가 실적 상승을 이끌었다.

2016년 2월에 ‘1x나노(10나노급 1세대) 8Gb D램’을 양산하며 본격적인 10나노급 D램 시대를 연 삼성전자는 21개월만에 또다시 반도체 미세공정 한계를 극복했다.

‘나노’는 숫자가 작을수록 회로를 더 촘촘하게 그릴 수 있다는 뜻으로, 반도체 기술 경쟁력의 가늠자가 된다. 회로선폭이 축소되면 웨이퍼 한 장에서 뽑아낼 수 있는 칩 수가 늘어나기 때문이다. 이번에 삼성전자가 출시한 ‘10나노급 2세대(1y나노) D램’은 2016년 개발한‘10나노급 1세대(1x나노) D램’보다 선폭이 더 미세화되고 회로 구조 설계 또한 이에 맞게 바뀌었다.

이번 2세대 10나노급 D램 제품에는 △초고속ㆍ초절전ㆍ초소형 회로 설계 △초고감도 셀 데이터 센싱 시스템 설계 △2세대 에어 갭(Air Gap) 공정 등 3가지 첨단 혁신 공정이 적용됐다

초고속ㆍ초절전ㆍ초소형 회로 설계를 기반으로 기존 1세대 10나노급 D램 대비 속도는 10% 이상 향상됐고, 소비 전력량은 15% 이상 절감됐다. 초고감도 셀 데이터 센싱 시스템 설계 기술을 통한 초정밀 전압차이 감지 시스템 개발로 셀에 저장된 데이터를 더욱 정밀하게 확인해 셀 데이터 읽기 특성을 2배 이상 향상시켰다.

2세대 에어 갭 공정을 통해서는 비트라인 주변에서 발생되는 불필요한 전하량을 최소화해 초고감도 셀 개발과 셀 배열의 집적도를 향상시켜 칩 크기를 대폭 줄였다.

진교영 삼성전자 메모리사업부 사장은 “1y나노 D램의 생산확대를 통해 프리미엄 D램 시장을 10나노급으로 전면 전환해 초격차 경쟁력을 더욱 강화할 것”이라고 말했다.

삼성전자는 이번 2세대 10나노급 D램 양산을 통해, 일부 응용처 제품을 제외하고 전면 10나노급 D램 양산 체제로 돌입할 계획이다. 삼성전자 관계자는 “DDR4, LPDDR4, DDR6, HBM(고대역폭메모리)까지 생각하고 있다”며 “서버와 모바일 및 그래픽 시장 등 프리미엄 메모리 시장을 지속 선점해 나갈 것”이라고 말했다.

한편, SK하이닉스는 올 하반기에 10나노 후반(1x) D램 양산을 계획 중이며, 이후 10나노 중반(1y) D램 연구개발을 내년 하반기 완료할 계획이다.