초고속 인터페이스 지식재산권(IP) 기업 퀄리타스반도체가 ‘칩렛’ 연결 표준 시제품의 테스트를 조만간 시작한다. 최근 삼성전자는 칩렛 사업은 혼자 할 수 없다며 다른 업체와의 협업을 피력한 분야다.

퀼타스반도체는 칩렛 외에도 CXL 3.0에 맞는 PCIe 6.0 규격 기술을 확보했고, 다음 규격에 대비해 PCIe 7.0의 기술도 준비된 상태다.

20일 퀄리타스반도체 관계자는 “조만간 칩렛의 표준 격인 UCI익스프레스(UCIe) 기술의 시제품을 테스트를 진행할 예정”이라고 밝혔다.

현재 실리콘 검증 작업 중으로 이르면 상반기 몇 개 기관(기업)과 테스트할 전망이다.

칩렛은 여러 반도체를 하나의 패키지로 만드는 기술이다. 이 회사가 개발하는 UCIe 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준이다.

퀄리타스반도체는 과학기술정통부가 주관하는 ‘인공지능 및 자동차 시스템온칩(SoC) 용 칩렛 인터페이스 개발을 위한 초당테라비트(Tbps)급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제’의 주관연구개발기관으로 선정됐다. 현재 UCIe v1.1 규격에 대한 개발을 진행 중이다.

칩렛 산업의 표준에 맞춰 다양한 기업·기관의 협력이 요구된다.

전날 삼성전자 최고 의사결정기구인 이사회 사내이사 후보로 선임된 송재혁 디바이스솔루션(DS) 부문 최고기술책임자(CTOㆍ사장)는 ‘세미콘 코리아 2025’에서 “우리가 많이 사용하는 칩렛을 만드는 데에는 설비업체, 소재 업체, 연구소, 학교 등 역할이 중요하다. (한 회사가) 혼자서 할 수 없는 일”이라며 “미래 인공지능(AI) 기술을 반도체가 주도한다면 앞으로 협업을 통해 인류에 더 나은 삶을 줄 수 있을 것”이라고 말했다.

송 사장은 메모리 반도체 분야에서 기술 개발을 이끌어온 전문가로 불린다. 플래시개발실장과 반도체연구소장을 역임한 후 현재 DS 부문 CTO로서 반도체 기술 혁신을 주도하고 있다.

아이디테크엑스(IDTechEx)에 따르면 칩렛 시장 규모는 2035년 4110억 달러(약 593조 원)까지 성장할 전망이다.

퀄리타스반도체는 차세대 컴퓨팅 규격으로 떠오른 CXL의 새 버전 대응도 선제적으로 대응하고 있다.

현재 CXL 3.0에 맞는 PCIe 6.0 규격 기술을 확보했다. 올해 PCIe 7.0 표준이 확정될 것으로 예상하며, PCIe 6.0에 적용된 PAM4 기술을 바탕으로 7.0 버전에 대한 개발을 계획하고 있다.